Skip to main content
SUPERVISOR
Hossein Saidi,Ali Ghyasian
حسین سعیدی (استاد راهنما) علی قیاسیان (استاد مشاور)
 
STUDENT
Zahra Aref
زهرا عارف

FACULTY - DEPARTMENT

دانشکده مهندسی برق و کامپیوتر
DEGREE
Master of Science (MSc)
YEAR
1390

TITLE

A Proposed Scheduling Algorithm in NetFPGA Reference Switch
Software-Defined Networking (SDN) is recently introduced in networking history, which has more adaptability in compare to traditional data networking. NetFPGA is an open platform enabling researchers and instructors to build high-speed, hardware-accelerated networking systems. NetFPGA has four ports and it can be defined as a switch. In a certain period of time, it might be more than one packet for a specific output port or multiple packets for multiple output switches; therefore it is necessary to have a scheduling system for transferring packets. Based on available anticipated ports, the scheduling system will select one of the packets utilizing these criteria, and transfer it to the desired outputs. One of the main purposes of the scheduling algorithm is to optimize and reduce the latency of packets. The switch performance depends on two factors: the scheduling algorithm, and the incoming switch traffics. Many of the applied programs employ various traffic left; MARGIN: 0cm 0cm 0pt; unicode-bidi: embed; DIRECTION: ltr" align=left Keywords: NetFPGA, packet scheduling algorithm, real-time packet, linked-list
شبکه های تعریف شده با نرم افزار الگویی نوظهور در تاریخ شبکه اند که نسبت به شبکه های سنتی، از انعطاف پذیری بالاتری برخوردارند. NetFPGA به عنوان ابزاری برای پیاده سازی این نوع شبکه ها، یک پلت فرم باز است که امکان پیاده سازی شبکه های سرعت بالا را به محققین می دهد. پلت فرم NetFPGA دارای 4 پورت است و می تواند به عنوان یک سوئیچ پیکربندی شود. در یک بازه زمانی، ممکن است بیش از یک بسته متقاضی برای یک پورت خروجی معین، یا چند بسته برای چند پورت خروجی سوئیچ وجود داشته باشد. بنابراین وجود معیارهایی برای زمان بندی ارسال بسته ها ضروری خواهد بود. یک زمان بند، در صورت آزاد بودن پورت مفروض با به کارگیری این معیارها یکی از بسته ها را انتخاب و به خروجی مورد نظر ارسال می نماید. یکی از وظایف اصلی الگوریتم زمان بندی، کمینه کردن تأخیر بسته ها می باشد. عملکرد سوئیچ بستگی به سیاست های زمان بندی و الگوی ترافیک ورودی به سوئیچ دارد. بسیاری از برنامه های کاربردی از کلاس های متعدد ترافیک با سطوح اولویت متفاوت استفاده می کنند. یک الگوریتم مبتنی بر اولویت به ضروری ترین درخواست در هر بازه زمانی، بیشترین اولویت را می دهد. در این پایان نامه الگوریتم زمان بندی نوبت گردشی (RR) موجود بر روی پورت های خروجی سوئیچ مرجع NetFPGA به الگوریتمی مبتنی بر اولویت تغییر داده شده است. بدین ترتیب ضمن اولویت بندی بسته های زمان واقعی نسبت به بسته های غیرزمان واقعی با استفاده از دو مدل حافظه ایستا و حافظه لیست پیوندی، شاهد کاهش تأخیر بسته های زمان واقعی نسبت به بسته های غیرزمان واقعی، بدون پیامد دورریز بسته ها بودیم. در طرح حافظه لیست پیوندی استفاده مناسب تری از فضای حافظه به هنگام افزایش اولویت ها صورت گرفته است. طرح موردنظر پس از شبیه سازی، بر روی پلت فرم NetFPGA پیاده سازی شد و به صورت عملی مورد آزمایش قرار گرفت.

ارتقاء امنیت وب با وف بومی