کاهش خازن لینک DCو سلف خروجی در مبدل‌های موازی با ورودی یکسان و چند خروجی با استفاده از روش شیفت فاز و تزویج

STUDENT

DEGREE

YEAR

: This thesis presents input and output current ripple reduction in single-input, multiple-output (SIMO) converters. The size of DC-link capacitor and output inductor can be decreased by using the concept of phase-shift between different PWM waveforms and coupling between inductors. SIMO converters are used in EV battery chargers and voltage regulation modules (VRMs). In power electronics converters, there is a usually trade-off between lifetime and the price of system. Inductors and capacitors have high impact on price, volume, weight and lifetime of converters. Inductors are generally the heaviest and bulkiest components of a converter. One method to decrease the current ripple of inductors in SIMO converters and subsequently reduce inductor size is using coupled inductors. On the other hand, electrolytic capacitors employed in the DC-link of converters to decrease voltage ripple must withstand current ripple imposed by converter. Current ripple produces heat in capacitors and decreases their lifetime. As a result, to extend the lifetime and reliability of capacitors, current ripple should be decreased. One method to decrease input current ripple in SIMO converters is creating phase-shift between the PWM waveform of different converters. In this research, the target is to decrease the size of inductors and capacitors in SIMO converters. So the coupling of output inductors are employed to decrease current ripple and size of inductors. Besides, by using inverse coupling in a core, DC flux can be decreased. As a result, the volume and power losses of inductors will be decrease. In the presented analysis, the equivalent inductance of inductors is calculated which depends on the condition of inductors. By using coupled inductors, the equivalent inductance of inductors can be increased and hence current ripple can be decreased. Furthermore, as mentioned in many references input current ripple in SIMO converters can be decreased by phase-shift between different PWM waveforms of converters. By using the FFT analysis of input current, one phasor for each harmonic can be obtained. With phase-shift between the phasors of converters, a specific component (usually the fundamental) of input current ripple can be eliminated or substantially mitigated. This method is employed to reduce the current ripple of input DC-link capacitor in SIMO converters. In this research, by using both coupled inductors and phase-shift method, a new method introduced to decrease the current ripple of input capacitors and output inductors in SIMO converters. In other words, by using this method, size of input capacitors and output inductors in SIMO converters will be reduced sufficiently. Although, due to the impact of both methods on each other, control system should be designed precisely. Simulation results are used to validate the analysis. An experimental prototype consisting of two buck converters was implemented for the verification of theoretical analysis. Keywords: Parallel converters, Single-Input, Multiple-Output Converters, Current Ripple Reduction, DC-Link Capacitors Reduction, Coupled Inductors, Phase-Shift

این پایان‌نامه کاهش ریپل جریان در ورودی و خروجی مبدل‌های موازی با ورودییکسان و خروجی متفاوت یا به عبارت دیگر کاهش خازن لینکDC و سلف خروجی در این مبدل‌ها را با استفاده از روش شیفت فاز و سلف‌های تزویج‌شده مورد مطالعه قرار می‌دهد. امروزه از مبدل‌های موازی با ورودییکسان و خروجی متفاوت در شارژر باتری ماشین‌های الکتریکی و ماژول‌های رگوله‌کننده ولتاژ (VRM) در منابع تغذیه کامپیوتری استفاده می‌شود. در این نوع مبدل‌ها از یکسو نیاز به طول عمر زیاد و قابلیت اطمینان بالا وجود دارد و از سوی دیگر با توجه به بازار رقابتی باید هزینه‌های مربوط به ساخت و پیاده‌سازی کاهش یابد. سلف و خازن المان‌هایی هستند که معمولا در هزینه، حجم، وزن و طول عمر یک مبدل تاثیرگذار هستند. سلف یک مبدل معمولا یکی از سنگین‌ترین و پرحجم‌ترین المان‌های مدار است. یک روش برای کاهش ریپل جریان و به دنبال آن کاهش حجم و وزن سلف در یک مبدل‌ موازی استفاده از تزویج بین سلف‌های این مبدل‌ است. از طرف دیگر خازن‌های با ظرفیت بالا و به خصوص خازن‌های الکترولیت تقریبا در تمامی مبدل‌های الکترونیک قدرت مورد استفاده قرار می‌گیرد. یکی از موارد استفاده از این خازن‌ها در ورودی و خروجی مبدل‌هایDC برای کاهش ریپل ولتاژ و جلوگیری از انتقال ریپل جریان طبقه خروجی به ورودی و یا بالعکس می‌باشد. ریپل جریان در همه خازن‌ها باعث گرم شدن و کاهش عمر خازن می‌شود. در نتیجه برای افزایش طول عمر خازن و متعاقبا قابلیت اطمینان مبدل‌ها باید ریپل جریان و ولتاژ خازن‌ها را کاهش داد. یکی از روش‌هایی که به کمک آن می‌توان ریپل جریان خازن را در مبدل‌های موازی کاهش داد، استفاده از شیفت فاز بین موج حامل این مبدل‌ها می‌باشد. در این پژوهش از یک طرف با تجمیع سلف چند مبدل موازی روییک هسته و ایجاد تزویج معکوس بین آن‌ها، شار DC و ریپل جریان سلف کاهش می‌یابد. در نتیجه با کاهش شار DC و ریپل جریان، سطح مقطع هسته و تلفات سلف مدار کاهش می‌یابد. به بیان دیگر با استفاده از سلف‌های تزویج‌شده، ولتاژ دو سر هر سلف وابسته به جریان همه سلف‌های تزویج‌شده است و لذا اندوکتانس معادل هر سلف ناشی از شرایط عملکرد همه سلف‌ها است. این در حالی است که در حالت بدون تزویج،‌ اندوکتانس معادل سلف در همه شرایطیک مقدار ثابت است. در نتیجه با استفاده از سلف‌های تزویج‌شده می‌توان اندوکتانس معادل هر سلف را افزایش و متعاقبا ریپل جریان سلف را کاهش داد. از طرف دیگر در مبدل‌های موازی با ورودی مشترک با آنالیز فوریه می‌توان هر یک از مؤلفه‌های جریان ورودی مبدل‌ها را به صورت یک فازور در نظر گرفت. در نتیجه با ایجاد شیفت فاز بین فازورهاییک مؤلفه مشخص (معمولا مؤلفه اصلی به دلیل غالب بودن آن) از همه مبدل‌ها می‌توان این مؤلفه را از ریپل جریان ورودی حذف کرد. به عبارت دیگر با آنالیز فوریه روی ریپل جریان ورودی می‌توان با محاسبه شیفت فاز بهینه، مؤلفه اصلی ریپل جریان ورودی و اعمالی به خازن را حذف یا به طور قابل ملاحظه‌ای کاهش داد. از این روش برای کاهش ریپل جریان در خازن ورودی استفاده شده است. در این پایان نامه با تلفیق دو روش استفاده از سلف‌های تزویج‌شده و شیفت فاز در مبدل‌های موازی با ورودییکسان و خروجی متفاوت، یک روش پیشنهادی ارائه می‌شود که با استفاده از آن می‌توان ریپل جریان سلف های خروجی و خازن ورودی را کاهش داده و در نهایت حجم این دو المان را کمتر کرد. با توجه به این که پارامترهای هر دو روش شیفت فاز و سلف‌های تزویج‌َشده روییکدیگر تأثیر دارند،‌ لذا سیستم کنترل باید به دقت و با ارتباط تنگاتنگ این دو روش طراحی شود. برای بررسی عملکرد روش پیشنهادی شبیه‌سازی‌هاییانجام می‌گیرد و در انتها نیزیک نمونه عملی ساخته شده و نتایج آن با شبیه‌سازی مقایسه می‌شود. کلمات کلیدی: 1- مبدل‌های موازی 2- کاهش ریپل جریان 3- کاهش خازن لینک DC3- تزویج سلف 4- کاهش حجم سلف 5- شیفت فاز